近年來(lái)，新型電力電子器件的不斷涌現(xiàn)以及微電子技術(shù)的發(fā)展，使得變頻調(diào)速技術(shù)得到飛速的發(fā)展，而以單片機(jī)為核心的數(shù)字化控制系統(tǒng)簡(jiǎn)化了硬件，降低了生產(chǎn)成本提高了控制精度，使整個(gè)系統(tǒng)的成本大幅度降低，強(qiáng)了變頻器的市場(chǎng)競(jìng)爭(zhēng)力。

　　本文結(jié)合低成本變頻器的開發(fā)實(shí)例介紹了一種用于變頻調(diào)速系統(tǒng)的微處理芯片HD64F/3687，它以H8/00HCPU為內(nèi)核的16bits的高速微處理芯片。其主要特點(diǎn)是：運(yùn)算功能強(qiáng)大；指令系統(tǒng)簡(jiǎn)明、優(yōu)化；比較高時(shí)鐘頻率可達(dá)20MHz；可方便使用C、C++、匯編語(yǔ)言編程；價(jià)格低；有完整的開發(fā)與調(diào)試工具等。在變頻調(diào)速系統(tǒng)中變頻器的主回路由整流器和逆變器組成，逆變器部分常采用PWM的控制方式，由軟件生成所需的SPWM波形。在低成本變頻器的開發(fā)中可以充分利用HD64F/3687內(nèi)部的集成定時(shí)時(shí)鐘模塊（TirnrZ）輸出SPWM波形實(shí)現(xiàn)對(duì)電機(jī)的調(diào)速控制。

　　兼容，具有高速、低耗、大容量和抗干擾能力強(qiáng)等優(yōu)點(diǎn)，被廣泛應(yīng)用于工業(yè)控制領(lǐng)域中。下面對(duì)HD64F/ 3687芯片內(nèi)部結(jié)構(gòu)及內(nèi)部產(chǎn)生PWM波的定時(shí)時(shí)鐘模塊做簡(jiǎn)單介紹。

　　如所示為HD4F/3687內(nèi)部結(jié)構(gòu)圖。其主要由以下部分組成：16個(gè)16bits的通用寄存器，1個(gè)用于產(chǎn)生PWM波的定時(shí)時(shí)鐘（TimerZ）2個(gè)8bits的定時(shí)器（TimerB1andTimerV）用于隨機(jī)計(jì)數(shù)的主控系統(tǒng)的PWM信號(hào)由HD64F/ 3687芯片產(chǎn)生，由I/O送至驅(qū)動(dòng)電路，控制開關(guān)器件的導(dǎo)通和關(guān)斷。在主電路板和控制板上另有一些外圍數(shù)字及模擬電路對(duì)外部輸入輸出信號(hào)進(jìn)行隔離和前置處理。檢測(cè)保護(hù)電路為主CPU及主回路提供控制及保護(hù)的有關(guān)信號(hào)，使CPU能可靠地實(shí)現(xiàn)控制和保護(hù)動(dòng)作。另在主控電路外圍有大量的輸入輸出端子，可以方便地供用戶使用一些諸如可編程控制器等外部器件對(duì)系統(tǒng)進(jìn)行遠(yuǎn)程控制。

　　這個(gè)值即為所設(shè)死區(qū)時(shí)間的大小。定時(shí)器0的通用寄存器GRA用于產(chǎn)生一定周期的載波信號(hào)，改變GRA0的值就改變了載波頻率。在定時(shí)器0不斷計(jì)數(shù)的同時(shí)也在不斷地將定時(shí)器0計(jì)數(shù)的值和緩沖寄存器的內(nèi)容進(jìn)行比較，當(dāng)兩個(gè)值相等時(shí)產(chǎn)生匹配信號(hào)，緩沖寄存器的內(nèi)容轉(zhuǎn)移到比較寄存器中產(chǎn)生一路互補(bǔ)的PWM波形。緩沖寄存器中放的是代表脈寬的計(jì)數(shù)值，定時(shí)器0向上計(jì)數(shù)和向下計(jì)數(shù)（使載波為三角波）時(shí)各有一次計(jì)數(shù)器的值和緩沖寄存器的值相等，這兩次匹配都會(huì)導(dǎo)致PWM輸出在引腳上的翻轉(zhuǎn)，因此，通過(guò)改變緩沖寄存器的值就可以控制在一個(gè)周期內(nèi)發(fā)生匹配的時(shí)刻，即控制每個(gè)載波周期中輸出PWM波脈沖的寬度。

　　3HD64F/687在低成本變頻器中的應(yīng)用3.1硬件構(gòu)成采用開關(guān)頻率比較高的IGBT作為變頻器逆變部分的主開關(guān)器件，低成本變頻器的主控原理如所示。其中控制回路的核心芯片為HD64F/3687.由于該芯片/端口可復(fù)用，為降低生產(chǎn)成本，簡(jiǎn)化硬件電路，控制回路的鍵盤和顯示部分共用I/O口，采用分時(shí)復(fù)用的方法，使用片選信號(hào)復(fù)用芯片端子，分時(shí)復(fù)用O口實(shí)現(xiàn)鍵盤和七段碼不同時(shí)段的掃描。

　　器（WDT），2通道串行口（SCI），I2CBus接口以及10?bitA*D轉(zhuǎn)換器。片內(nèi)含4K的高速RAM（其中1K可做FLASHRAM用）以及64K的片內(nèi)ROM，其O具有復(fù)用功能。

　　2.2TimerZ定時(shí)時(shí)鐘模塊產(chǎn)生PWM波的功能。TimerZ定時(shí)器為一兩通道的16bits定時(shí)器，有復(fù)位同步及互補(bǔ)PWM兩種PWM波產(chǎn)生方式。在PWM波產(chǎn)生模式下，F(xiàn)TTOB、FTTOC和FTIOD引腳自動(dòng)變?yōu)镻WM波的輸出管腳，16bits通用寄存器GRA被用作周期寄存器，GRB、GRC和GRD被用作三相占空比寄存器。為保證逆變器上下兩個(gè)橋臂的開關(guān)器件不會(huì)同時(shí)導(dǎo)通選用能加入死區(qū)時(shí)間的互補(bǔ)PWM波產(chǎn)生方式。對(duì)TirnrZ的時(shí)鐘作用控制寄存器TFCR進(jìn)行設(shè)置，使其工作在互補(bǔ)PWM模式下。在互補(bǔ)PWM模式下，TCNT*0和TCNT*1執(zhí)行減計(jì)數(shù)。當(dāng)TCNT*0和GRA*0的內(nèi)容相比較且匹配時(shí)，計(jì)數(shù)器開始減計(jì)數(shù)，當(dāng)TCNT*1下溢時(shí)，計(jì)數(shù)器計(jì)數(shù)。在GRB-0、GRA」和GRB」

　　中，比較匹配是按照1CNT*0！CNT*1*CNT*1*TCNT*0的順序執(zhí)行的，在一次減計(jì)數(shù)中輸出PWM波。在這種模式下TCNT*0設(shè)定的初始值大于TCNT*1的初始值。當(dāng)設(shè)定的GRB0的值大于或等于GRA*0的值，或給GRBO賦0值時(shí)，即可得到0%和100%占空比的輸出。

　　時(shí)鐘產(chǎn)生的互補(bǔ)PWM波波形，如所示。

　　由可以看出，TCNT0的初始值大于TCNT1，32軟件設(shè)計(jì)在低成本變頻器的開發(fā)設(shè)計(jì)中，為便于調(diào)試及今后的擴(kuò)展維護(hù)，整個(gè)系統(tǒng)的控制軟件主要采用模塊化設(shè)計(jì)。軟件模塊主要包括V/F曲線模塊、PWM脈寬計(jì)算模塊、加減速曲線模塊、鍵盤顯示控制模塊、故障保護(hù)模塊、順序控制及控制字模塊等。各模塊通過(guò)開關(guān)量連接子和數(shù)據(jù)量連接子相聯(lián)系，各模塊間相對(duì)獨(dú)立，互不干擾。系統(tǒng)軟件控制框圖如所示。

　　在低成本變頻器的設(shè)計(jì)中采用V/F控制方法，即變頻變壓控制方式。為保持電機(jī)主磁通的恒定，在基頻以下采用恒磁通（恒轉(zhuǎn)矩）的控制方式，基頻以上采用恒功率（恒壓）的控制方式。根據(jù)設(shè)定頻率與實(shí)際頻率的差值，在設(shè)定的加減速時(shí)間內(nèi)使實(shí)際頻率跟隨目標(biāo)頻率，實(shí)現(xiàn)軟啟動(dòng)功能。PWM波的產(chǎn)生是變頻控制的核心部分，是關(guān)系控制效果的關(guān)鍵，在開發(fā)設(shè)計(jì)中選用規(guī)則采樣法輸出PWM的方式。此種方式可實(shí)現(xiàn)由逆變器自身同時(shí)完成調(diào)壓和調(diào)頻的任務(wù)，減小電機(jī)的轉(zhuǎn)矩脈動(dòng)和諧波損耗，在低速下也能實(shí)現(xiàn)平穩(wěn)運(yùn)轉(zhuǎn)及快速電流控制。

　　鍵盤部分和顯示部分共用輸入輸出口，可實(shí)時(shí)顯示頻率、電壓、電流、轉(zhuǎn)速，以及各種故障信息等功能。變頻器屬于強(qiáng)電設(shè)備，保護(hù)功能是必不可少的。

　　保護(hù)功能分為對(duì)嚴(yán)重故障的保護(hù)及普通故障保護(hù)部分。對(duì)于過(guò)流、過(guò)壓等可能嚴(yán)重?fù)p及設(shè)備及人身安全的故障，一旦故障發(fā)生，CPU即進(jìn)入保護(hù)動(dòng)作，封鎖各路PWM脈沖信號(hào)，發(fā)出故障信息；而對(duì)那些只是超出正常運(yùn)行狀況但又不必立即停機(jī)的故障，如過(guò)載、失速防止、電子熱繼電器等則可采取一定軟硬件處理使其恢復(fù)正常，從而避免設(shè)備的往復(fù)停運(yùn)。

　　3.3數(shù)值處理HD64F/3687芯片為定點(diǎn)微處理器，只能以整數(shù)形式表示數(shù)值，但在程序設(shè)計(jì)中有許多運(yùn)算需要以浮點(diǎn)數(shù)方式完成，因而運(yùn)算精度大受影響，在這使用了一種整數(shù)量化的方法即Q格式處理數(shù)據(jù)。其基本原理是將浮點(diǎn)數(shù)乘以2"加以放大，再以其乘積的整數(shù)部分來(lái)表示此數(shù)值，這種表示方式會(huì)將數(shù)值的量化誤差由原來(lái)的1降為理論上K值越大，數(shù)值的量化誤差越小。對(duì)于16bits的微處理器，其能表示的數(shù)值范圍介于（一215~215），若有一數(shù)N的范圍介于一2m　　4SPWM信號(hào)產(chǎn)生程序及的關(guān)系。

　　由可得載入TimerZ的三相比較值分別為：其中：C"、Cv、Cw分別為載入定時(shí)器的比較值；2Z為載波周期；va、W、vc分別為三相相電壓瞬時(shí)值；Vdc為直流母線電壓值。

　　SPWM信號(hào)發(fā)生程序的主回路及中斷流程圖分別如（a）、（b）所示。

　　其中在PWM中斷處理程序中將360*分成3600份，每0.1*計(jì)算一個(gè)點(diǎn)。

　　波形圖，很顯然為正弦波。及分別為相同條件下5Hz及100Hz的主回路電壓波形圖（上下部分同）。

　　由~可看出采用此種芯片生成的SPWM波無(wú)論是在高頻還是在低頻均有較好的控制效果且可滿足開發(fā)設(shè)計(jì)的要求。

　　1B7/=50出n.j的輸f！！電m波形陽(yáng)/=51k時(shí)賄觸碟HD64F/3687芯片是一種低價(jià)高性能的微處理芯片，該芯片內(nèi)部有集成定時(shí)時(shí)鐘模塊（TimerZ）。本文介紹了此種芯片在低成本變頻器中的應(yīng)用，實(shí)際應(yīng)用證明，使用HD64F/3687芯片輸出的SPWM波形基本達(dá)到了低成本變頻器的開發(fā)設(shè)計(jì)要求，其輸出頻率可達(dá)上百赫茲，開關(guān)頻率也在10kHz以上，且采用此種芯片生成的SPWM波的方式簡(jiǎn)單易行，具有簡(jiǎn)化硬件電路，降低變頻器生產(chǎn)成本等優(yōu)點(diǎn)，在通用型簡(jiǎn)易變頻器中具有廣泛的應(yīng)用價(jià)值。，